


Soluzione della prova Scritta di Circuiti e Sistemi Elettronici
(DIGITALE)
23 Febbraio 2022

1. Il circuito equivalente utilizzando una cella a Π per descrivere l'interconnessione, diventa:



Secondo il modello di Elmore possiamo scrivere:

$$\begin{aligned} t_{IN-A,90\%} &= 2.3\tau = 2.3 \left[\left(C_{p1} + \frac{C_{W1}}{2} \right) R_{G1} + \left(\frac{C_{W1}}{2} + C_{t2} \right) (R_{G1} + R_{W1}) \right] \\ &= 2.3 \left[R_{G1} (C_{W1} + C_{t2}) + R_{W1} \left(\frac{C_{W1}}{2} + C_{t2} \right) + R_{G1} C_{p1} \right] \end{aligned}$$

definendo $R_{ti} = 2.3R_{Gi}$ la resistenza da utilizzare nel modello del *logical-effort*, e moltiplicando e dividendo per il tempo caratteristico della tecnologia t_{p0} otteniamo:

$$\begin{aligned} t_{IN-A,90\%} &= t_{p0} \left[\underbrace{\frac{R_{t1}C_{t1}}{t_{p0}}}_{g_1} \underbrace{\left(\frac{C_{W1}}{C_{t1}} + \frac{C_{t2}}{C_{t1}} \right)}_{h_{W1}+h_1} + \underbrace{2.3 \frac{R_{W1}}{t_{p0}} \left(\frac{C_{W1}}{2} + C_{t2} \right)}_{p_{W1}} + \underbrace{\frac{R_{t1}C_{p1}}{t_{p0}}}_{p_1} \right] \\ &= t_{p0} [g_1 (h_1 + h_{W1}) + p_1 + p_{W1}]. \end{aligned}$$

Si nota che, nel caso in cui C_{W1} e R_{W1} siano nulli, si ottiene il risultato noto $t_{IN-A,90\%} = t_{p0} (g_1 h_1 + p_1)$.

2. Grazie al risultato di cui al punto precedente possiamo scrivere:

$$t_{IN-OUT,90\%} = t_{p0} \{ [g_1 (h_1 + h_{W1}) + p_1 + p_{W1}] + [g_2 (h_2 + h_{W2}) + p_2 + p_{W2}] \}$$

e sapendo che $h_2 = C_L/C_{t2}$ ed esplicitando in funzione di h_1 otteniamo

$$t_{IN-OUT,90\%} = t_{p0} \left\{ \left[g_1 (h_1 + h_{W1}) + \frac{2.3R_{W1}}{t_{p0}} \left(\frac{C_{W1}}{2} + h_1 C_{t1} \right) + p_1 \right] + \left[g_2 \left(\frac{C_L + C_{W2}}{C_{t1} h_1} \right) + p_{W2} + p_2 \right] \right\}$$

Visto che C_{t1} è noto essendo un parametro di progetto, l'unica dipendenza dai dimensionamenti si ha attraverso h_1 , dunque minimizzare t_{IN-OUT} significa annullare il termine $\partial t / \partial h_1$.

$$\begin{aligned} \frac{\partial t}{\partial h_1} &= g_1 + 2.3 \frac{R_{W1}}{t_{p0}} C_{t1} - g_2 \frac{C_L + C_{W2}}{C_{t1} h_1^2} = 0 \\ &= g_1 + 2.3 \frac{R_{W1}}{t_{p0}} C_{t1} - g_2 \underbrace{\frac{C_L}{C_{t1} h_1^2}}_{h_2/h_1} - g_2 \underbrace{\frac{C_{W2}}{C_{t1} h_1^2}}_{h_{W2}/h_1} = 0 \end{aligned}$$

si ottiene quindi

$$\left(g_1 + 2.3 \frac{R_{W1}}{t_{p0}} C_{t1} \right) h_1 = g_2 (h_2 + h_{W2}).$$

Si nota che nel caso di assenza di interconnessioni la condizione di minimo tempo di attraversamento si ottiene quando $g_1 h_1 = g_2 h_2$. Utilizzando l'uguaglianza $h_1 = C_{t2}/C_{t1}$ e $(h_2 + h_{W2}) = \frac{C_L + C_{W2}}{C_{t2}}$ si ottiene il dimensionamento del secondo *gate* espresso in termini di capacità di ingresso del *gate* stesso:

$$C_{t2} = \sqrt{\frac{C_{t1} g_2 (C_L + C_{W2})}{g_1 + 2.3 \frac{R_{W1}}{t_{p0}} C_{t1}}}$$

3. La capacità di ingresso del primo *gate* logico vale $C_{t1} = (S_{n,NAND2} + S_{p,NAND2}) C_{M1}$ e, noto il dimensionamento dei transistori della rete di *pull-up* e visti i vincoli richiesti per avere tempi di salita e di discesa di caso peggiori uguali scriviamo $C_{t1} = (4 + 2\varepsilon) C_{M1} = 20$ fF. Il *logical effort* dei due *gate* vale $g_1 = (2 + \varepsilon)/(1 + \varepsilon) = 4/3$ e $g_2 = (1 + 3\varepsilon)/(1 + \varepsilon) = 7/3$. La resistenza della prima interconnessione vale $R_{W1} = 1.12$ k Ω mentre la capacità della seconda $C_{W2} = 36$ fF. Si ottiene quindi:

$$C_{t2} = \sqrt{\frac{C_{t1} g_2 (C_L + C_{W2})}{g_1 + 2.3 \frac{R_{W1}}{t_{p0}} C_{t1}}} = 80 \text{ fF}$$